10月29日，在中国半导体封装测试展（CSPT 2025）主论坛上，晶通科技CTO以《用于芯粒集成的晶圆级嵌入式2.5D/3D混合封装方案与挑战》为主题，发表了精彩演讲。现场汇聚了来自国内外半导体封装测试领域的专家学者、产业领袖与技术精英，反响热烈。

晶圆级创新驱动Chiplet集成新突破

在人工智能与高算力时代，Chiplet芯粒集成正成为推动芯片性能持续提升的关键路径。晶通科技CTO在演讲中指出，Hybrid Package混合封装通过芯片（Chip）、中介层（Interposer）与基板（Substrate）的三级架构，实现性能、成本与良率的多维平衡，已成为AI及高性能计算芯片封装发展的重要方向。 

在报告中，晶通科技展示了自主研发的晶圆级嵌入式2.5D/3D混合封装方案，重点解析了中介层（Interposer）的创新结构与工艺优化路径。该方案在高密度互联、低翘曲控制、热管理及封装可靠性等方面实现了显著突破，为Chiplet系统集成提供了更具可量产性的解决思路。

展现晶通科技在先进封装领域的领先实力 

晶通科技成立于2018年，是专注于晶圆级先进封装技术创新的高科技企业。依托自主可控的fan-out晶圆级封装平台，公司构建了覆盖bumping、WLCSP、fan-out、SiP、2.5D/3D Chiplet的完整技术体系，为全球客户提供高性能、高可靠性的先进封装服务。

 公司拥有近百项自主知识产权，产品线涵盖三大方向：

    • 超高密度封装：服务于大算力HPC芯片、服务器CPU/GPU/XPU等高端领域；

    • 中高密度封装：面向手机AP、智能穿戴、AR/VR及医疗芯片；

    • 低密度封装：适配PMIC、射频WIFI、毫米波芯片及IoT模块。

通过持续的技术积累与创新实践，晶通科技已在封装翘曲、位移控制、重构晶圆及超高密度互联等领域攻克多项技术难题，展现出强劲的研发能力与卓越的量产实力。

共探“芯”未来，赋能高质量封装发展 

作为中国封测行业最具影响力的专业展会，中国半导体封装测试展（CSPT）汇聚了来自全球的领先企业与科研机构，共同探讨封装测试的前沿技术与未来趋势。晶通科技借助这一高端平台，与行业伙伴携手探索先进封装与Chiplet集成的创新路径，共同推动中国封测产业高质量“芯”发展。 

晶通科技将持续以自主创新为核心驱动力，深耕晶圆级先进封装技术，积极推动Chiplet集成与系统级封装的量产化进程，为全球半导体产业注入强劲的“晶通力量”。